TAKAGI & TAKENAKA Laboratory Group

Japanese / English


高木・竹中研究室 TOP PAGE
update
  • 便利情報/その他に歓迎会の写真を掲載しました。(2016/07/21) NEW
  • 研究室HPデザインをリニューアルしました。(2016/7/5)
  • 講義関連に竹中准教授の講義資料を掲載しました。(2016/7/5)
  • メンバーリストを更新しました。(2016/7/5)
  •  ■□■ 過去の更新履歴はこちらをみてね ■□■

求人情報 を掲載しています。


Join us!! >> 高木・竹中研究室で一緒に研究しませんか? 電気系入試案内

Heterogeneous integration for low-power electronics and Si/III-V CMOS photonics

fig1
Si LSIはこれまで過去30年以上に渡り、集積度が18ヶ月で2倍になるというMooreの法則に従ってチップあたりのトランジスタ数を増大させながら性能の向上を図ってきました。現在最新のCPUでは既にトランジスタ数は10億個を超えるレベルに達しており、わずか1cm角のLSIチップに地球の総人口よりも多いトランジスタが集積化されるのはすぐ間近にせまっています。

このような飛躍的な発展を可能としたのが、微細化によるトランジスタの集積度と性能の向上でした(スケーリング則)。ゲート長は既に30nm以下までスケーリングされており、今後も微細化が進むものと考えられています。しかしながら、ナノレベルの微細化には物理的限界が見え始めており、従来のスケーリング則だけではSi LSIの性能を向上させることが難しくなってきています。

このようにSi LSIの研究開発は新たな局面を迎えつつあり、スケーリング則が破綻したいわば「ポストスケーリング時代」に突入しようとしています。スケーリングに依らないトランジスタの性能向上を目指す「More Moore」、LSI上にトランジスタ以外のデバイスも集積して高機能化を図る「More than Moore」、従来のCMOSとは全く異なる原理のデバイスを目指す「Beyond CMOS」などを目標に、世界中で研究開発が活発になってきています。

高木・竹中研究室では、ポストスケーリング時代においてもLSIの性能向上を可能するための半導体デバイスの研究を行っています。Si基板上にGeやIII-V族半導体、グラフェンなどの異種半導体を集積化することで、

  • Ge/III-V MOSFET
  • 量子トンネルトランジスタ
  • Siフォトニクス
  • III-V CMOSフォトニクス
  • グラフェンフォトニクス
  • 2D材料エレクトロニクス
などの研究を進めており、省電力LSIや光配線LSIの実現を目指しています。

 


^
PAGE TOP