TAKAGI & TAKENAKA Laboratory Group

Japanese / English


研究活動/High performance CMOS デバイス技術


Ge MOSFET

次世代高性能MOSFETとして期待されるGe MOSFETの研究を行っています。

我々は、清浄な環境下でGeを高温熱酸化することで、極めて界面欠陥の少ない良好なGeO2/Ge MOS界面の形成に成功しました[1] 。1011cm-2eV-1程度の低界面準位密度を実現しており、従来のSiに対して3倍程度の移動度をもつGe pMOSFETを実現しています[2]。また、気相ドーピング技術を用いて形成したn+S/Dを利用した高性能Ge nMOSFETの動作にも成功し、Siを上回る性能を実証しています[3]。さらに、プラズマ酸化法を用いて、等価換算膜厚0.76nmの極薄ゲート絶縁膜MOSFETの作製にも成功するなど、Ge CMOS実現に向けた研究を進めています[4-7]。

酸化濃縮法やウェハボンディングを用いることで、Si基板上にGe層やSiGe層を形成する研究も進めています。これまでに、酸化濃縮でGe-on-Insulator基板を作製し、良好なトランジスタ動作を実証することに成功しています[8-10]。

また、ウェハボンディングによりIII-V MOSFETとGe MOSFETを一体集積したIII-V/Ge CMOS構造を世界で初めて実証することに成功しました[11]。

GeO2/Ge MOS interface

TEM image of
GeO2/Ge MOS interface

Ge CMOS formed by plasma post oxidation

Output characteristics of Ge CMOS formed by plasma post oxidation


Ge condensation by thermal oxidation

Ge condensation by thermal oxidation

III-V/Ge CMOS

III-V/Ge CMOS


References:
[1] H. Matsubara, T. Sasada, M. Takenaka and S. Takagi, Appl. Phys. Lett., Vol. 93, 032104, 2008.
[2] Y. Nakakita, R. Nakane, T. Sasada, H. Matsubara, M. Takenaka and S. Takagi, International Electron Devices Meeting (IEDM’08), 35-6, San Francisco, December 2008.
[3] K. Morii, T. Iwasaki, R. Nakane, M. Takenaka, and S. Takagi, International Electron Devices Meeting (IEDM’09), 29.3, Baltimore, December 2009.
[4] R. Zhang, N. Taoka, P. Huang, M. Takenaka, S. Takagi, International Electron Devices Meeting (IEDM’11), 28.3, Washington D.C., December 2011.
[5] R. Zhang, P.C. Huang, J.C. Lin, M. Takenaka, S. Takagi, International Electron Devices Meeting (IEDM’12), 16.1, San Francisco, December 2012.
[6] R. Zhang, W. Chern, X. Yu, M. Takenaka, J. L. Hoyt, S. Takagi, " High mobility strained-Ge pMOSFETs with 0.7-nm ultrathin EOT using plasma post oxidation HfO2/Al2O3/GeOx gate stacks and strain modulation," International Electron Devices Meeting (IEDM’13), 26.1, Washington D. C., 11 December 2013.
[7] R. Zhang, X. Yu, M. Takenaka, and Shinichi Takagi, “Impact of channel orientation on electrical properties of Ge p- and n-MOSFETs with 1-nm EOT Al2O3/GeOx/Ge gate stacks fabricated by plasma post oxidation,” IEEE Trans. Electron Devices, vol. 61, no. 11, pp. 3668 – 3675, 2014.
[8] S. Dissanayake, Y. Zhao, S. Sugahara, M. Takenaka, and S. Takagi, J. Appl. Phys., vol. 109, 033709, 2011.
[9] J. Suh, R. Nakane, N. Taoka, M. Takenaka, and S. Takagi, Appl. Phys. Lett., Vol. 99, 142108, 2011.
[10] W. Kim, K. Kuroda, M. Takenaka, and S. Takagi, “Sb-doped S/D ultra-thin body Ge-on insulator nMOSFET fabricated by improved Ge condensation process,” IEEE Trans. Electron Devices, vol. 61, no. 10, pp. 3379 – 3385, 2014.
[11] M. Yokoyama, S. Kim, R. Zhang, N. Taoka, Y. Urabe, T. Maeda, H. Takagi, T. Yasuda, H. Yamada, O. Ichikawa, N. Fukuhara, M. Hata, M. Sugiyama, Y. Nakano, M. Takenaka, and S. Takagi, “III–V/Ge high mobility channel integration of InGaAs n-channel and Ge p-channel metal–oxide–semiconductor field-effect transistors with self-aligned Ni-based metal source/drain using direct wafer bonding,” Appl. Phys. Express., Vol. 5, 076501, 2012.

III-V MOSFET

極めて大きな電子移動度をもつIII-V族半導体を用いた次世代高性能n-MOSFETを実現するための研究を行っています。

既存のSiプラットフォームにIII-V族半導体を集積するために、ダイレクトウェハーボンディング技術の研究を進めています[1-2]。これまでに、3nmの極薄InGaAs層をSi基板に貼り合わせたIII-V-on-Insulator (III-V-OI) on Si基板を作製し、良好なトランジスタ動作を得ることに成功しています[3]。

既存のイオン注入法に代わり、低抵抗ソース/ドレインを低温で形成可能なメタルソース/ドレインの研究も進めています[4-5]。我々は、Ni-InGaAs合金を用いて自己整合メタルソース/ドレインの作製に世界で初めて成功しています。これまでに、Si基板上に貼り合わせたIII-V-OI基板を用いて、ゲート長55nmのトランジスタ動作に成功しています[6]。さらにゲート長20nmの立体ゲートInGaAsトランジスタの実証にも成功しています[7]。

原子層堆積法(ALD)を用いて良好なInGaAs MOS界面を形成する研究も進めている。高誘電率絶縁膜であるHfO2においては、MOS界面特性が堆積温度に大きく依存し、200度で堆積したときに最も良好な界面特性が得られることを明らかにしました[8]。またHfO2とInGaAsの間にAl2O3界面層を2サイクル挿入することで、良好な界面特性を維持したままCETを1.08 nmまでスケーリングすることに成功しました[9]。さらにInGaAs MOS界面においては、伝導体内における界面準位がトランジスタ特性に大きく影響することをホール測定とC-V測定から明らかにしました[10]。

III-V-on-insulator wafer bonded on Si

III-V-on-insulator wafer bonded on Si

Self-align Ni-InGaAs metal S/D for Ni-InGaAs MOSFETs

Self-align Ni-InGaAs metal S/D for Ni-InGaAs MOSFETs

TEM image and C-V characteristic of HfO2/Al2O3/InGaAs MOS capacitor with CET of 1.08 nm

TEM image and C-V characteristic of HfO2/Al2O3/InGaAs MOS capacitor with CET of 1.08 nm


References:
[1] M. Yokoyama, T. Yasuda, H. Takagi, H. Yamada, N. Fukuhara, M. Hata, M. Sugiyama, Y. Nakano, M. Takenaka, and S. Takagi, VLSI Symposium., 12B-3, Kyoto, June 2009.
[2] M. Yokoyama, T. Yasuda, H. Takagi, H. Yamada, N. Fukuhara, M. Hata, M. Sugiyama, Y. Nakano, M. Takenaka, S. Takagi, Appl. Phys. Express., Vol. 2, 124501, 2009.
[3] M. Yokoyama, R. Iida, S. H. Kim, N. Taoka, Y. Urabe, T. Yasuda, H. Takagi, H. Yamada, N. Fukuhara, M. Hata, M. Sugiyama, Y. Nakano, M. Takenaka, and S. Takagi, International Electron Devices Meeting (IEDM’10), 3.1, San Francisco, December 2010.
[4] S.H. Kim, M. Yokoyama, N. Taoka, R. Iida, S. Lee, R. Nakane, Y. Urabe, N. Miyata, T. Yasuda, H. Yamada, N. Fukuhara, M. Hata, M. Takenaka, S. Takagi, International Electron Devices Meeting (IEDM’10), 26.6, San Francisco, December 2010.
[5] S.H. Kim, M. Yokoyama, N. Taoka, R. Nakane, T. Yasuda, M. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, S. Takagi, International Electron Devices Meeting (IEDM’11), 13.4, Washington D.C., December 2011.
[6] S. H. Kim, M. Yokoyama, N. Taoka, R. Nakane, T. Yasuda, O. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, S. Takagi, VLSI Symposium., 21.1, Honolulu, June 2012.
[7] S. H. Kim, M. Yokoyama, R. Nakane, M. Ichikawa, T. Osada, M. Hata, M. Takenaka, S. Takagi, "High performance sub-20-nm-channel-length extremely-thin body InAs-on-Insulator tri-gate MOSFETs with high short channel effect immunity and Vth tunability," International Electron Devices Meeting (IEDM’13), 16.4, Washington D. C., 10 December 2013.
[8] R. Suzuki, Noriyuki Taoka,M. Yokoyama,S.H. Kim, T. Hoshii,T. Maeda,T. Yasuda,O. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi, J. Appl. Phys., vol. 112, 084103, 2012.
[9] R. Suzuki, N. Taoka, M. Yokoyama, S. Lee, S. H. Kim, T. Hoshii, T. Yasuda, W. Jevasuwan, T. Maeda, O. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi, Appl. Phys. Lett., Vol. 100, 132906, 2012.
[10] N. Taoka, M. Yokoyama, S.H. Kim, R. Suzuki, R. Iida, S. Lee, T. Hoshii, W. Jevasuwan, T. Maeda, T. Yasuda, O. Ichikawa, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi, International Electron Devices Meeting (IEDM’11), 27.2, Washington D.C., December 2011.

量子トンネルFET

MOSFETのオン・オフの立ち上がりの鋭さを表すサブスレショルドスロープは物理的に60 mV/dec.以下にならないことが知られています。このため、電源電圧をスケーリングに伴い下げることが年々困難になってきており、LSIの消費電力を下げるうえで大きな問題となっています。このため、量子トンネル効果を用いた新原理トランジスタの研究が世界的に活発になってます。量子トンネル効果を持ちることで、サブスレショルドスロープが60 mV/dec.以下の急峻なトランジスタが可能になり、LSIの消費電力を大幅に削減できるものと期待されています。

我々は、Siよりも急峻なサブスレショルドスロープが得られることが期待されているInGaAsを用いたトンネルFETの研究に取り組んでいます。これまでに横方向PIN構造を用いたInGaAs トンネル FET動作に成功しています[1,2]。またSOGからのZn拡散を用いることで、極めて急峻な接合を形成することで、世界最高レベルの性能をもつInGaAs トンネルFETの動作実証に成功し[3]、さらなる高性能を目指した研究を進めています。

Ge/SiトンネルFETの研究にも取り組んでいます。SOIや歪SOI基板上にGeソースを成長することで、高性能トンネルFET動作の実証に成功しています [4-6]。

Operation principle of Tunnel FET

Operation principle of Tunnel FET

InGaAs tunnel FET

InGaAs tunnel FET

Ge/Si tunnel FET

Ge/Si tunnel FET


References:
[1] R. Iida, S. H. Kim, M. Yokoyama, N. Taoka, S. H. Lee, M. Takenaka, and S. Takagi, J. Appl. Phys., vol. 110, 124505, 2011.
[2] R. Iida, S. H. Kim, M. Yokoyama, N. Taoka, S. H. Lee, M. Takenaka and S. Takagi, International Conference on Solid State Devices and Materials (SSDM’11), D-4-1, Nagoya, September 2011.
[3] M. Noguchi, S. Kim, M. Yokoyama, O.Ichikawa, T. Osada, M. Hata, M. Takenaka, S. Takagi, International Electron Devices Meeting (IEDM’13), 28.1, Washington D. C., 11 December 2013.
[4] M. Kim, Y. Wakabayashi, R. Nakane, M. Yokoyama, M. Takenaka and S. Takagi, International Electron Devices Meeting (IEDM’14), 13.2, San Francisco, 16 December 2014.
[5] M. Kim, Y. Kim, M. Yokoyama, R. Nakane, S.-H. Kim, M. Takenaka, and S. Takagi, Thin Solid Films, Vol. 557, pp. 298-301, 2014.
[6] M. Kim, Y. Ki. Wakabayashi, M. Yokoyama, R. Nakane, M. Takenaka, and Shinichi Takagi, IEEE Trans. Electron Devices, vol. 62, no. 1, pp. 9 – 15, 2015.

Siフォトニクス

Siフォトニクスは、既存の大規模集積回路(LSI)で培われた高度な製造技術を用いることで、 Si-on-Insulator基板上に大規模光集積回路が実現可能となることから、世界中で活発に研究を進められています。CMOS回路の集積化も可能であり、今後、光通信用光集積回路はSiフォトニクスが主流になると期待されています。我々の研究室では、 SiGeやGe, GeSnなどの新しい材料を導入することで、Siフォトニクス素子の高性能化・省電力を目指しています。

電気信号を光信号に変換するSi光変調器はSiフォトニクスにおいて重要な素子である一方、変調効率がよくないことが課題となっています。我々は、歪技術を用いた変調効率の増大手法を新たに提案し、高性能歪SiGe光変調器の研究を進めています[1]。これまでにキャリア注入型歪SiGe光変調器の動作に成功し、プラズマ分散効果や自由キャリア吸収の増大を実証しています[2-4]。またマッハ・ツェンダー干渉型変調器において10Gbpsでの変調動作にも成功しています[5]。現在、さらなる高性能化を目指した空乏型やMOS型光変調器の研究を進めています[6-8]。

高感度Geフォトディテクターの研究をも進めています。GeフォトディテクターはInGaAsフォトディテクターと比較して暗電流が非常に大きいことが問題となっています。これまでの研究によって、気相ドーピング[9]により良好なn+/p接合を形成することで、イオン注入法で作製した場合と比較して、1桁〜2桁程度暗電流が低減可能であることを明らかにしました。さらにGe表面を熱酸化で形成したGeO2でパッシベーションすることで表面リーク電流も低減可能であることを初めて明らかにするなど、世界最小レベルの暗電流密度を実現しています[10-11]。ウェハーボンディングによりGe層をSi基板上に貼り合せたGe-on-Insulator(GOI)基板の作製にも成功しており、導波路型Ge受光器に加えて、Ge光変調器や、GeSnレーザーの研究にも取り組んでいます。

これらの研究を通じて、大規模データーセンターやスーパーコンピューター内で用いられる大容量・小型・省電力光インターコネクションや光配線LSIの実現を目指します。また、中赤外光集積フォトニクスを用いた医療用・環境モニターセンサーなどの新しい応用の開拓も目指しています。

Electronic-photonic integrated circuits for on-chip optical interconnection

Electronic-photonic integrated circuits for on-chip optical interconnection

Strained SiGe optical modulator

Strained SiGe optical modulator

Ultra-low dark current of Ge PD formed by GeO2 passivation and gas-phase doping

Ultra-low dark current of Ge PD formed by GeO2 passivation and gas-phase doping


References:
[1] M. Takenaka and S. Takagi, IEEE J. Quantum Electron., vol. 48, no. 1, pp. 8 - 15, 2012.
[2] Y. Kim, M. Takenaka, T. Osada, M. Hata, S. Takagi, "Strain-induced enhancement of free-carrier effects in SiGe for optical modulator and VOA applications," Optical Fiber Communication Conference (OFC2014), Th1C.4, San Francisco, 13 March 2014.
[3] Y. Kim, M. Takenaka, T. Osada, M. Hata, and S. Takagi, “Strain-induced enhancement of plasma dispersion effect and free-carrier absorption in SiGe optical modulators”, Scientific Reports, vol. 4, 4683, 2014.
[4] Y. Kim, J. Fujikata, S. Takahashi, M. Takenaka, and S. Takagi, "Record-low injection-current strained SiGe variable optical attenuator with optimized lateral PIN junction," European Conference on Optical Communication (ECOC’14), Cannes, P.2.6, 24 September 2014.
[5] Y. Kim, J. Fujikata, S. Takahashi, M. Takenaka, and S. Takagi, "SiGe-based carrier-injection Mach-Zehnder modulator with enhanced plasma dispersion effect in strained SiGe," Optical Fiber Communication Conference (OFC2015), Tu2A.7, Los Angeles, 24 March 2015.
[6] Y. Kim, M. Takenaka, and S. Takagi, “Numerical analysis of carrier-depletion strained SiGe optical modulators with vertical p-n junction,” IEEE J. Quantum Electron., vol. 51, no. 4, 5200107, 2015.
[7] J.-H. Han, R. Zhang, T. Osada, M. Hata, M. Takenaka, and Shinichi Takagi, “Reduction in interface trap density of Al2O3/SiGe gate stack by electron cyclotron resonance plasma post-nitridation,” Appl. Phys. Express., Vol. 6, 051302, 2013.
[8] J. -H. Han, R. Zhang, T. Osada, M. Hata, M. Takenaka, and S. Takagi, "Impact of plasma post-nitridation on HfO2/Al2O3/SiGe gate stacks toward EOT scaling," Microelectronic Engineering, vol. 109, pp. 266 – 269, 2013.
[9] M. Takenaka, K. Morii, M. Sugiyama, Y. Nakano, and S. Takagi, Jpn. J. Appl. Phys., Vol. 50, 010105, 2011.
[10] M. Takenaka, K. Morii, M. Sugiyama, Y. Nakano, and S. Takagi, Optics Express Letters, vol. 20, no. 8, pp. 8718-8725, 2012.
[11] M. Takenaka, K. Morii, M. Sugiyama, Y. Nakano, and S. Takagi, International Conference on Group IV Photonics (GFP’11), WB-5, London, September 2011.

III-V CMOSフォトニクス

Siよりも光物性に優れた直接遷移型半導体であるIII-V族半導体をSi上に貼り合わせたIII-V CMOSフォトニクスを世界で先駆けて提案して研究を進めています[1]。Siフォトニクスで用いられているSi-on-Insulator基板と同等の構造を持ったIII-V-on-Insulator基板を用いることで、強い光閉じ込めをもつ細線導波路を実現可能となり、既存のIII-V族半導体光デバイスを1/100程度の小型化可能になります。いわばIII-V族半導体Siフォトニクスを実現することで、Siフォトニクスを凌駕する光電子集積回路の実現を目指しています。

我々は、これまでにウェハーボンディング技術を用いて、熱酸化Si基板上にInGaAsP層を貼り合せたIII-V-OI構造を実現することに成功しています[2-3]。600度以上にプロセスにも耐える高耐熱性III-V-OI基板を実現することで、通常の半導体プロセスを用いた光素子を作製することを可能にしました。また、原子層堆積法(ALD)で堆積したAl2O3を用いた低ダメージウェハーボンディングも実現しています。

作製したIII-V-on-Insulator基板上を用いて、InP系細線導波路を用いた各種光素子の作製を進めています。これまでに強い光閉じ込めを利用した超小型曲げ導波路やアレイ導波路グレーティング[2-3]の実証に成功しています。またファイバーとの効率的な結合を可能とするInGaAsPグレーティングカプラの動作実証にも成功しています[4]。

キャリア誘起屈折率変調効果がSiよりも数倍大きいInGaAsPを用いた高効率光変調器/スイッチの研究も進めています。イオン注入やZn拡散を用いることで良好なPIN接合を作製することに成功しており、省電力・低クロストーク光スイッチの実証に成功しています[5-8]。

導波路型InGaAs受光器の研究も進めています。これまでにInP細線導波路と一体集積したMSM InGaAs受光器の実証に成功しています[9]。現在、暗電流の低減やグレーティングカプラとの集積に向けた研究を行っています。

今後、CMOS技術を駆使して、III-V CMOSフォトニクス・プラットフォーム上に半導体レーザー、光変調器、フォトディテクターなどの各種光素子を集積する研究を進めます。また超高性能III-V族化合物半導体MOSトランジスタとの集積化も進め、既存の概念を超える究極的な光電子集積回路の実現を目指します。

III-V CMOS photonics platform

III-V CMOS photonics platform

III-V-OI on Si fabricated by wafer bonding

III-V-OI on Si fabricated by wafer bonding


Ultra-small bend waveguide and arrayed waveguide grating

Ultra-small bend waveguide and arrayed waveguide grating


References:
[1] M. Takenaka and Y. Nakano, Optics Express Letters, vol. 15, no. 13, pp. 8422-8427, 2007.
[2] M. Takenaka, M. Yokoyama, M. Sugiyama, Y. Nakano, and S. Takagi, Appl. Phys. Express., Vol. 2, 122201, 2009.
[3] M. Takenaka, M. Yokoyama, M. Sugiyama, Y. Nakano, and S. Takagi, Optical Fiber Communication Conference (OFC’10), OThS5, San Diego, March 2010.
[4] M. Takenaka, M. Yokoyama, M. Sugiyama, Y. Nakano, and S. Takagi, Appl. Phys. Express., Vol. 2, 122201, 2009.
[5] Y. Ikku, M. Yokoyama, O. Ichikawa, M. Hata, M. Takenaka, and S. Takagi, European Conference on Optical Communication (ECOC’12), Amsterdam, September 2012.
[6] Y. Ikku, M. Yokoyama, O. Ichikawa, M. Hata, M. Takenaka, and S. Takagi, Optics Express Letters, vol. 20, no. 26, pp. B357-B364, 2012.
[7] Y. Ikku, M. Yokoyama, N. Noguchi, O. Ichikawa, T. Osada, M. Hata, M. Takenaka, and S. Takagi, European Conference on Optical Communication (ECOC’13), London, P.2.19, 24 September 2013.
[8] Y. Ikku, M.Yokoyama, O. Ichikawa, T. Osada, M. Hata, M. Takenaka, and S. Takagi, Optical Fiber Communication Conference (OFC2014), Th2A.66, San Francisco, 13 March 2014.
[9] Y. Cheng, Y. Ikku, M. Takenaka, and S. Takagi, IEICE Electronics Express, vol. 11, no. 16, pp. 20140609, 2014.


^
PAGE TOP